(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31091

(P2000 - 31091A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl. ⁷		識別記号	FΙ				テ	-マコード(参考)
H01L	21/28	301	H 0 1	L 2	21/28	3018	3	
	21/8238			2	27/08	3 2 1 H	7	
	27/092	/092		2	29/78	616J		
	29/786							
	21/336							
			審査	請求	未請求	請求項の数11	OL	(全 7 頁)

(21)出願番号 特顯平11-49168

(22)出顧日 平成11年2月25日(1999.2.25)

(31)優先権主張番号 09/113.667

(32) 優先日 平成10年7月10日(1998.7.10)

(33)優先権主張国 米国(US)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(71)出願人 592208286

シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド アメリカ合衆国、ワシントン・98607、カマス、エヌ・ダブリュー、パシフィック・リム・ブールパード・5700

(74)代理人 100078282

弁理士 山本 秀策


最終頁に続く

(54) 【発明の名称】 二重側壁の隆起型シリサイド化ソース/ドレインCMOSトランジスタ

(57) 【要約】

【課題】 超高密度、超小型形状回路の製造のための単純で信頼性が有り、コスト効率の高いサリサイドCMO Sプロセス/構造体を提供する。

【解決手段】 シリサイド化素子を形成する方法は、素子範囲を形成することによって基板を調製する工程と、基板と任意のシリサイド層との間に位置する構造体を設ける工程と、形成された構造体の上全体に第1の反応性材料の第1の層を形成する工程と、構造体の選択部分に絶縁領域を設ける工程と、絶縁領域および第1の反応性材料の第1の層の上全体に第2の反応性材料の第2の層を形成する工程と、第1の反応性材料および第2の反応性材料を反応させてシリサイド層を形成する工程と、未反応の反応性材料を除去する工程と、シリサイド層上に位置する構造体を形成する工程と、素子をメタライズする工程とを含む。



【特許請求の範囲】

【請求項1】 素子範囲を基板上に形成することにより 該基板を調製する工程と、

該基板と任意のシリサイド層との間に位置する構造体を 設ける工程と、

形成された該構造体の上途体に第1の反応性材料の第1 の層を形成するⅠ程と、

設構造体の選択部分に絶縁領域を設ける工程と、

診絶縁領域および該第1の反応性材料の該第1の層の上 全体に第2の反応性材料の第2の層を形成する工程と、 該第1の反応性材料および該第2の反応性材料を反応さ せてシュサイト層を形成する工程と、

未反応の診反応性材料を除去する工程と、

診シリサイト層上に位置する構造体を形成する工程と、 素子をメタライスする工程と、を含む、ジリサイド化素 子を形成する方法。

【請本項1】 前記反応させる工程が、約500℃から 900℃の間の温度で約10秒かり50秒間の範囲の排 時間で前記構造体を高速数アルールすることを含む、 請求項1に記載の方法。

【請求項3】 前記第1の反応性材料の前記第1の層を、前記形成された構造体の上全体に形成する工程が、ポリンドロンの層を推積することを含み、前記第2の反応性材料の前記第2の層を形成する工程が、Ni、Co、Ti、およびPtからなる高融点金属の群から選択される高融点金属の層を推積することを含む、請求項1に記載の方法。

【請求項4】 前記第10反応性材料の前記第10層を、前記形成された構造体の上全体に形成する工程が、N1.Co.T1.およびPtからなる高融点金属の群から選択される高融点金属の番を推積することを含み、前記第2の反応性材料の前記第2の層を形成する工程が、ポリンソコンの層を堆積することを含む、請求項1に記載の方法。

【請求項5】 前記第1の反応性村料の前記第1の層を、前部形成された構造体の上全体に形成する工程が、Ni.CoおよびPtからなる高融点金属の群から選択される高融点金属の層を堆積すること、および該第1の反応性材料の該第1の層の上にTiの層を推積することを含み、該構造体の前記選択部分に前記絶縁領域を設ける工程が、Ti層を酸化してTiO2を形成することを含み、前記第2の反応性材料の前記第2の層を形成する工程が、ポリシリコンの層を堆積することを含む、請求項1に記載の方法。

【請求項6】 素子範囲を基板上に形成することにより 該基板を調製する工程と、

該基板と任意のシリサイド層との間に位置する構造体を 設ける工程と、

形成された該構造体の上全体にポリシリコンの層を堆積 する工程と、 該構造体の選択部分に絶縁領域を設ける工程と、

該絶縁領域と該ポコンリコン層との上金体にNi、C o、Ti、およびPiからなる高融点金属の群から選択 される高融点金属の層を推積する工程と、

該ポージ コンと該高融声金属とを反応させてシリサイト層を形成する工程と、

共反応の該高融点金属を除去する工程と、

診、「サイト層上に位置する構造体を形成する工程と、 素子をメタライスする工程と、を含む、シリサイド化素 子を形成する方法。

【請求項子】 前記反応させる工程が、約500℃から 900℃の間の温度で約10秒から50秒間の範囲の持 結時間で前記構造体を高速熱でユールすることを含む、 請求項6に記載の方法。

【請求項8】 素子範囲を基板上に形成することにより 該基板を調製する工程と、

該基板と任意のシリサイト層との間に位置する構造体を 設ける工程と、

形成された該構造体の上全体に高融点金属の層を堆積する る工程と、

該構造体の選択部分に絶縁領域を設ける工程と、

該絶縁領域および第1の反応性材料の第1の層の正全体 にポリティン層を推積する工程と、

該第1の反応性材料および第00反応性材料を反応させ でシリサイト層を形成する工程と、

未反応の該反応性材料を除去する工程と、

野、リサイト層上に位置する構造体を形成する工程と、 素子をメタライプする工程と、を含む、シリサイド化素 子を形成する方法。

【請求項9】 前記反応させる工程が、約500℃から900℃の間の温度で約10秒から50秒間の範囲の持 待時間で前記構造体を高速熱アニールすることを含む、 請求項8に記載の方法、

【請求項10】 前記高融点金属の層を推積する工程か、CoおよびPtからなる高融点金属の解から選択される高融点金属の解を推積すること、および前記第1の反応性材料の前記第1の層の上にT1の層を堆積することを含み、前記構造体の選択部分に前記絶縁領域を設ける工程が、T1を酸化してT102を形成することを含み、前記第2の反応性材料の第2の層を形成する工程が、ポリンリコン層を推積することを含む、請求項8に記載の方法。

【請求項11】 前記高融点金属層を推積する工程が、 N1、Co、T1、およびPtからなる高融点金属の群から選択される高融点金属を推積することを含む、請求項8に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、浅いソースおよび ドニイン領域の、非常に短いチャネル長を有するSIM OXおよびMOSトランジスタ上に形成された高性能C MOSに関する。

[00002]

【従来の技術】MOS国路は概して、パリア、導電性媒体、または中間層として高融点金属または高融点金属のシリサイトを用いる。高融戸金属おこびそのシリサイドは、比較的低い抵抗率および低い接触抵抗を向し、導電体膜および導電体層として望ましい。

[0003]

【発明が解決しようとする課題】しかし、公知のサナサイト処理は、深いサブミクロンMOS・ランジスタ上で作用しない。なせなら、このような処理は、概して多量のシリコンを消費しすぎるからである。更に、シリサイト層の効一な堆積を達成する際の不純物がよび課題は、製造上の問題を引き起こす。シリコンの選択的な生ピタキンサル投長またはポリンジコンの選択的な堆積は、専門的な製造機器を必要とする。更に、サリサイト処理の選択性は、アニールされた際の表面状態に強く依存する。

【0004】本発明の目的は、超高名度、超小型形状団 路の製造のための単純で信頼性が有り、コスト効率の高 いサリサイトCMOS処理。構造体を開発することであ る。

[0005]

【課題を解決するための手段】本発明の1、の局面によれば、シェサイト化素子を形成する方法は、素子範囲を基板上に形成することにより診基板を調製する工程と、該基板と任意カンドサイト層との間に位置する構造体を設ける工程と、形成された該構造体の上全体に第1万反応性材料の第1の層を形成する工程と、該構造体の選択部分に納燥領域を設ける工程と、該機線領域および該第1の反応性材料の第2の層を形成する工程と、該第1の反応性材料が反応させてシリサイト層を形成する工程と、該シリサイド層上に位置する構造体を形成する工程と、該シリサイド層上に位置する構造体を形成する工程と、素子をメタライプする工程と、を含む。これにより、上記目的が達成される。

【0006】好ましては、上部反応させる工程が、約5 00℃から900℃の間の温度で約10秒から50秒間 の範囲の特続時間で上記構造体を高速熱アニールするこ とを含む

【0007】好ましくは、上記第1の反応性材料の上記第1の層を、上記形成された構造体の上全体に形成する工程が、ポリンリコンの層を堆積することを含み、上記第2の反応性材料の上記第2の層を形成する工程が、Ni、Co、Ti、およびPtからなる高融点金属の群から選択される高融点金属の層を堆積することを含む。

【0008】好まし、は、上記第1つ反応性材料の上記 第1の層を、上記形成された構造体の上全体に形成する 工程が、Ni、Co、Ti、およびPtからなる高融点 金属の群から選択される高融点金属の層を堆積すること を含み、上記第2の反応性材料の上記第2の層を形成する工程が、ポリシンコンの層を堆積することを含む。

【0009】好ますでは、上記第1の反応性材料で上記 第1の層を、上記形成された構造体の上垂体に形成する 工程が、N1、CoおよびPtからなる高融点金属の群 から選択される高融汽金属の層を推積すること、および 該第1の反応性材料の該第1の層の上に下1の層を推積 することを含み、該構造体の上記選択部分に上記絶縁領 域を設ける工程が、T1層を酸化してF10½を形成す ることを含み、上記第2の反応性材料の上記第2の層を 形成する工程が、ボリンリコンの層を推積することを含 む。

【0010】本発明の制の局面では、シリサイト化素子を形成する方法は、素子範囲を基板上に形成することにより診構板を調製する工程と、診構板と任意のシリサイト層との間に位置する構造体を設ける工程と、形成された該構造体の上全体にポインドロンの層を推行する工程と、該構造体の選択部分に絶縁領域を設ける工程と、該総領域と該ポリンリロン層との上全体にNi、Co、Ti、およびPtからなる高融声金属の群から選択される高融点金属の層を推行する工程と、該ポリンリロンと該高融点金属とを反応させてシリサイド層を形成する工程と、該シリサイト層上に位置する構造体を形成する工程と、該シリサイト層上に位置する構造体を形成する工程と、素子をマタライズする工程と、を含む、これにより、上部目的か達成される。

【0011】好ましては、上部反応させる工程が、約5 00℃から900℃が間の温度で約10秒から50秒間 5 範囲の持続時間で上記構造体を高速熱アニールすることを含む。

【0012】本発明の更に別の局面によれば、シリサイト化素子を形成する方法は、素子範囲を基板上に形成することにより該基板を調製する工程と、該基板と任意のシリサイド層との間に位置する構造体を設ける工程と、
一般された該構造体の上全体に高融点金属の層を堆積する工程と、該構造体の選択部分に絶縁領域を設ける工程と、
主体にポリシリコン層を推積する工程と、該第1の反応性材料の第1の層の上全体にポリシリコン層を推積する工程と、該第1の反応性材料を反応させてシリサイド層を形成する工程と、未反応の該反応性材料を除去する工程と、該シリサイド層上に位置する構造体を形成する工程と、表子をメタライズする工程と、を含む。これにより、上記目的が達成される。

【0013】好ましては、上記反応させる工程が、約500℃から900℃の間の温度で約10秒から50秒間の範囲の特読時間で上記構造体を高速熱アニールすることを含む。

【0014】好まし、は、上記高融点金属の層を堆積す

る工程が、CoおよびPtからなる高融点金属の群から 選択される高融点金属の層を堆積すること。および上記 第1の反内性材料の上記第1の層の上にTiの層を堆積 することを含み、上記構造体の選択部分に上記絶縁領域 を設ける工程が、Tiを酸化してTiの2を形成するこ とを含み、上記第2の反応性材料の第2の層を形成する 工程が、ゴリン「中に層を堆積することを含む。

【0015】好ましては、上記高融产金属署を推構する 工程が、Ni、Co、Ti、およびPiからなる高融点 金属の群から選択される高融点金属を推積することを含 む。

【0016】シリサイト化素子を形成する本発明の方法は、素子範囲を基板上に形成して基板を調製する工程と、基板と任意のシリサイド層との間に位置する構造体を設ける工程と、用成された構造体の上全体に第1の反応性材料の第1の層を形成する工程と、構造体の選択部分に絶縁領域を設ける工程と、絶縁領域および第1の反応性材料の第1の層の上全体に第2の反応性材料の第2の層を形成する工程と、第1の反応性材料と第2の反応性材料とを反応させてシリサイド層を形成する工程と、ま反応の反応性材料を除去する工程と、シリサイト層上に位置する構造体を形成する工程と、素子をメタライズする工程と、を含む。

【0017】の下には発明の作用を説明する。SOI/CMOS素子において、ソース・トレイン・ゲート上にポリショコンを形成し、その上にさらにTi、Coなどの高融画金属を推積させて、熱処理によってシーサイト膜を形成することにより、半導体素子の縮小化および高信頼性化が可能になる。

[0018]

【発明の実施の形態】 製発明による構造体および構造体を形成する方法は、SIMOX (Separationby Implant ation of Oxygen)基板を用いて説明される。同一の技術が、コルケンリコン素子にも適用され得る。

【0019】出発物質は、非常に薄い表層シリコン膜を 有するSIMOXウエハである。図1を参照すると、S IMOXウエハガー部分が、概じて参照符号10で示さ れている。ウエハ10は、本明細書中で基板とも呼ばれ る単結晶シリコン部分12を有する。埋め込み酸化物層 14は、100mmと300mmとの間の厚さを有し、 シリコン膜層は、100mm未満の厚さを有する。ウエ 小は、その上に素子範囲を形成するよう調製される。構 造体は、活性領域エッチングおよび閾値電圧調節イオン 年人によって処理される。ハルクシリコンが用いられる 場合、ウェル拡散が用いられ、続いて、LOCOSまた は適切な分離形成、閾値電圧調節、およびイオン注入が 行われる。いずれの場合においても、次の工程はゲート 酸化、ポリシリコン堆積、ケート電極エッチング、およ びLDDイオン注入であり、これらによって基板とシリ サイド層との間に位置する構造体を形成する。

【0020】図1に示される構造体は、基板12と、埋 め込み酸化物層14と、表層シリコン膜の残遺物である 2つのしりコン領域16および18を含む。各いリコン 領域16および18の一部分はドープされ、N[†]領域1 らaおよび16bと、P^{*}領域18aおよび18bとを それぞれ形成する。各領域の中心部分は、法処理シニコ ンのままである。領域16および18のトーピング密度 は、それぞれサロ2/1、0×10¹⁶cm⁻³から1.0× $1.0^{18}\,\mathrm{cm}^{-3}$ sk t^{10} tr tr tr tr tr tr tr tr 5. ロ×10~cm^{~3~}ある。N^{*}領域ガト=ピング茗 度は、ヒ素または亜リン酸1.0・10¹⁸cm⁻³から。 5. 0×10¹⁹cm¹³である。P¹領域のトーピング圏 度は、ポロシコ、0×10¹⁸cm^{・3}がりる。0×10¹⁹ cm⁻³である。 ごりゅご領域16および18は、酸化物 キャップ20および22によりそれぞれ何用される。ゲ ードポラミリコン領域と4および26は、シリコン領域 1.6および1.8の上金体にそれぞれ配置される。上記の 工程は、任意の海来のプロセスで達成され得る。

【0021】絶縁体として機能する酸化シリコン層または窒化ショコン層が、基板全体の上に買って堆積される。この絶縁層の厚きは、50mmから100mmの間である。本明細書に記載の実施形態では、酸化シリコンが用いられる。図2を参照すると、構造体はプラスマエッチングされ、絶縁性の酸化物層の上部部分を除去し、ゲート電極24および26の側壁に酸化物を残す。これらの側壁は、酸化物キャープ20および22の残りの部分と結合して酸化物カップ28および30を形成し、ならがに酸化物側壁32、34、36および38をシリコン領域16および18の端部に形成する。

【ロロココ】構造体の一部分は、nMOSおよびpMO SそれぞれのためのN^{*}およびP^{*}ソース ドレイン用子 オン住入のためカフォトレンストによって覆われる。N [†]およびP゚ソース「ドレイン・オン、すなわち、N゚領 域にはAsiイオンおよびP^{*}領域にはBF2イオン、か任 入される。 N^{\dagger} 領域へが注入は、10keVから60ke V カエネルギーレベルおよび $1 : 0 \times 10^{15} \, \mathrm{cm}_1^{-2} m$ ら5× 10^{15} cm^{-2} カトース量で行われ、 P^* 領域への 注入は、10keVから60keVのエネルギーしへや および1k10¹⁵cm⁻²から5.Ux10¹⁵cm ²のト って量で行われ、 \mathbf{N}^{ullet} 領域40および42、ならびに \mathbf{P}^{ullet} 領域44および46を形成する。これらの領域は、最終 的に素子のソースイトレイン領域となる。 ゲートポリシ リコンは、ゲートポリシリコンの直下の範囲にイオンが 圧入されるのを防止し、この範囲は、シリコン領域16 および18として元の状態のまま残る。シリコン領域1 らおよび18は、LDD領域であり、領域40および4 6はソース領域 領域42および44はドレイン領域で

【0023】図3を参照すると、第10反応性材料の第 10層48が、既に形成された構造体上に堆積され、統

いて、構造体の選択部分に絶縁領域50、52、54、 および56が形成され、第2万反応性材料の第2の層5 8が堆積される。第1 7実施形態において、第1 7層4 8はポリンリコンの薄い層であり、構造体の上金体に5 Onmから100nmの間の早さまで堆積される。酸化 ンドロンまたは窒化シジョンの質が、50nmから10 Onmの間の草中に堆積され、絶縁領域を形成する、あ るいは、酸化物層は熱プロセスによって10nmから5 Onmの厚きに形成され得る。酸化物または窒化物層。 は、プラズマエッチングされ、酸化ストリップまたは窒 化ストリープ30、32、34および56をそれぞれゲ ~上電極24および00それそれの側壁に形成する。第 この層58は、高融点金属り薄い層から形成されており B、CVDまたはスペッタリングによって堆積される。 高融点金属は C_0 、 T_{11} , N_{11} 、および P_{11} であり得。 るmmと50mmとり間の厚さまで堆積される

【0024】構造体はフォトレジストによって覆われ、区4に示すように、高融点金属がシリサイトを中に有さない範囲からエッチングにより防去される。500℃から900℃の間の温度で10秒から50秒間の高速熱でムール(RIA)中に高融声金属とシリコンとの反応といてシリサイド化が起こり、その結果、区5に示すように、シリサイド権60、62、64、66、および68が形成される。

【0.025】法双忠の高融声金属は選択的なエーチングによって強去され、図6に示す構成が得られる。このエーチングの際に用いられる溶液は、 T_1 に対して NH_4 $OH = H_2O_2 + H_2O$ 、 P_1 に対して $HNO_3 = HC$ 」および N_1 またはCoに対して $HC_1 + H_2O_2$ などである。

【0026】残りの酸化物が、稀釈されたBHF溶液中で選択的にエッチングされ、かつポリシリコンがNHOa: H2O2: H2O溶液中で選択的にエッチングされることによって、図7に示す構成が得られる。ケートポリンリコン24および26の上に位置するシリサイト層60および62は、オーバーバング構造を有することに留意されるべきである。ポリシリコンの厚さは100nmを上回らないので、オーバーバング構造は100nmを上回らないので、オーバーバング構造は100nmよりも薄い。よって、製造プロセス中に適切な品質管理があればステップカバレッシの問題はない。

【0027】従来のプロセスに従って、素子製造を完了 1、シリサイド層の上、上方、または側面に沿って配置 される、また形成されていない構造体を形成する。構造 体は、CVDによって堆積された400nmから600 nmの間の厚さの酸化物70で覆われる。酸化物層70 が酸化物カップであおよび30と結合する。構造体はメタライゼーションのための孔を形成するようにエッチングされ、金属が堆積されて、ソース電極7で、ゲート電極74、共用ドレイン電極76、ゲード電極78、およでソース電極80を形成する。完成したCMOS対の断 面図を図8に示す。

【0028】本発明の別の形態では、高融点金属が第1の反応性層として堆積され、側壁絶縁体が形成され、ポリンリコンの層が第2の反応性層として堆積される。この場合はポーツリコンである第2の反応性層の部分は、図4に示すように選択的にエッチングされる。その後シリサイドのが持き、そしてポリンリコンおよび高融点金属の選択的なエッチングが行われる。

【0029】高融点金属がN1、CoまだはPまである場合、T1の薄い層が最初の金属層の上に堆積され得る。T1層が厚さは、5nmから20nmなどの非常に小さい厚きであり得る。次いで、ウエーが大気に曝され、T1が酸化チタンに変換される。必要であれば、ウエーは40℃から250℃の温度に加熱され、全てのT1を酸化チタンに変換する。酸化チタンはプラズマエーチを酸化チタンに変換する。酸化チタンはプラズマエーチングされ、ゲート電極が側壁に酸化チタン側壁を形成する。ボリンリコンが堆積され、フォーレンストが盛布され、プリサイトが必要でない範囲からポリンリコンがエーチングにより除去される。その後、ウエーは、シリサイト層を形成するために処理される。

【0030】本発明の好適な実施形態およびそれらのい くつかの改変が関示されたが、流行の請求の範囲に規定 された本発明の範囲を逸脱することなり更なる変更およ び改変がなされ得ることが理解される。

[0031]

【発明の効果】上述のように、本発明によれば、超高密度、超小型形状回路の製造のためり、簡便で信頼性が高いサリサイド(MOS処理およびその構造体を、高いコスト効率で提供できる。

【図面の簡単な説明】

【図1】最初のウエル調製およびLDD注入後の構造体の前断面図ある。

【区2】 \mathbf{N}^{+} および \mathbf{P}^{+} 領域の形成後の構造体の前断面図である。

【図3】高融点金属層の堆積後の構造体の前断面図である。

【図4】高融点金属層のエッチング後の構造体の前断面 図である。

【図 5 】シリサイド化後の構造体の構造体の前断面図である。

【図6】未反応の高融点金属の選択的エッチング後の前 断面図である。

【図7】酸化物層およびポリシリコン層の選択的エッチング後の前断面図である。

【図8】完成した構造体の前断面図である。

【符号の説明】

- 10 ウエハ
- 10 単結晶シリコン基板
- 1.4 酸化物層
- 16、18 シリコン領域

20、22 酸化物キャップ

24、26 ゲートポリシリコン領域

28、30 酸化物カップ

32、34、36、38 酸化物側壁

40、42 N⁺領域

44、46 P*領域

50、52、54、56 絶縁領域

60、62、64、66、68 ジリサイド層


70 酸化物

72、80 ソース電極


74、78 ゲート電極

7.6 共用ドレイン電極


【図1】




【図2】




【図3】




【図4】



【図5】





【図6】





【図8】





フロントページの続き

- (72) 発明者 シェン テン スー アメリカ合衆国 ワシントン 98607、 カマス、 エヌダブリュー トロウト コ ート 2216
- (72)発明者 ジャー セン マー アメリカ合衆国 ワシントン 98684, バンクーバー, エスイー ソロモン ル ープ 1511